O que é o Boundary Scan

A verificação de limites é uma tecnologia de teste que envolve a adição de células extra nas ligações do silício aos pinos externos. Isto permite a verificação da funcionalidade tanto do chip como da placa. Por outro lado, JTAG é um acrónimo de Joint Test Action Group, que se refere à interface ou porta de acesso de teste utilizada para fins de comunicação.

O registo de varrimento de fronteira serve para capturar dados nas células de varrimento de fronteira, o que envolve a monitorização dos pinos de entrada. Estes dados podem ser digitalizados para fora do dispositivo através do pino TDO para verificação, e também podem ser digitalizados para dentro do dispositivo através do pino TDI. Ao fazê-lo, o testador é capaz de verificar os dados nos pinos de saída do dispositivo.

JTAG, que significa Joint Test Action Group (Grupo de Ação de Teste Conjunto), é uma norma da indústria utilizada para verificar projectos e testar placas de circuitos impressos após o seu fabrico. É uma ferramenta que complementa a simulação digital e implementa normas para instrumentação no chip em automação de design eletrónico (EDA).

Os dados de fronteira referem-se a um conjunto de valores de dados de ensaio localizados nos extremos de um determinado intervalo. Estes valores representam os limites superior e inferior do que é esperado e devem ser aceites. Por outro lado, quaisquer valores que se situem fora destes limites, quer antes quer para além deles, devem ser rejeitados.

A arquitetura de teste JTAG/boundary-scan foi inicialmente concebida para testar as ligações entre circuitos integrados (CI) numa placa de circuito impresso (PCB) sem necessidade de sondas de teste físicas. Isto é conseguido através da ligação de células de controlo de limites, que são criadas utilizando circuitos multiplexer e latch, a cada pino do dispositivo.

A utilização do JTAG para extração de firmware oferece inúmeras vantagens. Em primeiro lugar, o JTAG é um protocolo universalmente reconhecido e amplamente utilizado, o que significa que existe uma vasta gama de ferramentas e recursos acessíveis para a sua utilização. Em segundo lugar, o JTAG permite o acesso direto à memória do dispositivo, evitando a necessidade de qualquer funcionalidade de software ou firmware.

As versões ISO são essencialmente as mesmas que as versões RGH/JTAG, mas estão num formato diferente. Os ficheiros ISO contêm os ficheiros do jogo, enquanto as versões RGH/JTAG estão num formato diferente. Ontem, o Noobert estava a experimentar comprimir os ficheiros para um formato mais pequeno.

Uma arquitetura de varrimento de limites é um método de teste normalizado que define as técnicas e a estrutura para resolver problemas de hardware em componentes como placas de circuito impresso (PCB) e circuitos integrados. Esta abordagem é particularmente útil para testar PCBs complexas e densamente compactadas, uma vez que os testadores tradicionais no circuito podem não ser tão eficazes nestes casos.

O controlador TAP JTAG, de acordo com a norma IEEE-1149.1, é uma máquina de estado finito de 16 estados que é controlada pelo relógio de teste (TCK) e pelos sinais de seleção do modo de teste (TMS). As transições do controlador TAP são determinadas pelo estado do TMS no bordo ascendente do TCK.

O protocolo JTAG, também conhecido como IEEE 1149.1, foi inicialmente desenvolvido para simplificar os testes de interconectividade de PCB durante o processo de fabrico.

O JTAG é uma interface de hardware que foi criada pelo Joint Test Access Group na década de 1980 para ultrapassar as dificuldades técnicas e as restrições do teste de interligações nas placas de circuito impresso (PCB) mais complexas e compactas.