Qu'est-ce que le balayage des frontières ?
Le boundary scan, également connu sous le nom de JTAG (Joint Test Action Group), est une technique de test qui implique l'intégration de cellules de verrouillage de registres à décalage, connues sous le nom de cellules boundary scan, dans chaque connexion externe de dispositifs compatibles boundary scan. Ces cellules permettent de tester et de déboguer les circuits intégrés (CI) et les interconnexions sur un circuit imprimé.
Les cellules de balayage des frontières sont placées stratégiquement à côté de chaque broche E/S (entrée/sortie) d'un circuit intégré, formant une chaîne de registres à décalage qui permet le transfert de données entre les dispositifs. En fonctionnement normal, les cellules de balayage périphérique restent invisibles et n'ont aucun effet sur le circuit. Toutefois, lorsque l'appareil est mis en mode test, un flux de données en série, appelé vecteur de test, peut passer par la chaîne de registres à décalage. Cela permet de capturer des données à partir des lignes de circuits intégrés ou de forcer des données sur ces lignes, ce qui facilite les tests et analyses complets.
Pour contrôler le dispositif de balayage des limites, un port d'accès au test (TAP) et un contrôleur TAP dédiés sont utilisés. Le contrôleur TAP, une machine à 16 états, gère le registre de frontière, qui comprend les cellules de balayage de frontière. Les signaux TAP, notamment Test Data In (TDI), Test Data Out (TDO), Test Clock (TCK), Test Mode Select (TMS) et, en option, Test Reset (TRST), sont utilisés pour contrôler le dispositif de boundary scan et exécuter diverses fonctions de test.
La norme IEEE 1149.1 définit l'architecture et les procédures de test boundary scan. Elle spécifie trois fonctions de test obligatoires : EXTEST, SAMPLE/PRELOAD et BYPASS. En outre, la norme décrit des fonctions de test optionnelles telles que INTEST, RUNBIST, IDCODE, CLAMP, HIGHZ et USERCODE. Les fabricants ont également la possibilité d'ajouter leurs propres fonctions de test dans le cadre des directives de la norme IEEE.
Le Boundary Scan, qui permet de tester et de déboguer des circuits intégrés et des interconnexions complexes sans avoir recours à des sondes de test physiques, est une technique précieuse dans l'industrie des circuits imprimés. Elle fournit une solution de test complète, en particulier dans les cas où l'accès physique aux broches est difficile en raison de facteurs tels que la densité élevée des composants, les empreintes réduites et les technologies avancées telles que BGA et SMT.
Questions fréquemment posées
Quelle est la différence entre le JTAG et le Boundary Scan ?
Le Boundary scan est une technologie de test qui consiste à ajouter des cellules supplémentaires dans les fils reliant le silicium aux broches externes. Cela permet de vérifier à la fois la fonctionnalité de la puce et celle de la carte. D'autre part, JTAG est un acronyme pour Joint Test Action Group, qui fait référence à l'interface ou au port d'accès au test utilisé à des fins de communication.
Quel est l'objectif du registre de balayage des frontières ?
Le registre de balayage périphérique sert à capturer les données dans les cellules de balayage périphérique, ce qui implique la surveillance des broches d'entrée. Ces données peuvent être balayées hors du dispositif par la broche TDO à des fins de vérification, et elles peuvent également être balayées dans le dispositif par la broche TDI. De cette manière, le testeur est en mesure de vérifier les données sur les broches de sortie du dispositif.
Qu'est-ce que le JTAG dans les circuits imprimés ?
JTAG, qui signifie Joint Test Action Group, est une norme industrielle utilisée pour vérifier les conceptions et tester les cartes de circuits imprimés après leur fabrication. Il s'agit d'un outil qui complète la simulation numérique et met en œuvre des normes pour l'instrumentation sur puce dans l'automatisation de la conception électronique (EDA).
Qu'est-ce qu'une donnée de délimitation ?
Les données limites font référence à un ensemble de valeurs de données d'essai situées aux extrêmes d'une plage donnée. Ces valeurs représentent les limites supérieures et inférieures de ce qui est attendu et doivent être acceptées. Inversement, toutes les valeurs qui se situent en dehors de ces limites, que ce soit avant ou après, doivent être rejetées.
Comment fonctionne le JTAG ?
L'architecture de test JTAG/boundary-scan a été initialement conçue pour tester les connexions entre les circuits intégrés (CI) sur une carte de circuit imprimé (PCB) sans qu'il soit nécessaire d'utiliser des sondes de test physiques. Pour ce faire, des cellules boundary-scan, créées à l'aide de multiplexeurs et de circuits de verrouillage, sont attachées à chaque broche du dispositif.
Quels sont les avantages du JTAG ?
L'utilisation du protocole JTAG pour l'extraction de microprogrammes présente de nombreux avantages. Tout d'abord, JTAG est un protocole universellement reconnu et largement utilisé, ce qui signifie qu'il existe une large gamme d'outils et de ressources accessibles pour son utilisation. Deuxièmement, le protocole JTAG permet d'accéder directement à la mémoire de l'appareil, sans qu'il soit nécessaire de recourir à un logiciel ou à une fonctionnalité du micrologiciel.
Quelle est la différence entre JTAG et ISO ?
Les versions ISO sont essentiellement les mêmes que les versions RGH/JTAG, mais leur format est différent. Les fichiers ISO contiennent les fichiers du jeu, tandis que les versions RGH/JTAG sont dans un format différent. Hier, Noobert a expérimenté la compression des fichiers dans un format plus petit.
Qu'est-ce que l'architecture de balayage des frontières ?
Une architecture boundary scan est une méthode de test normalisée qui définit les techniques et la structure permettant de résoudre les problèmes matériels dans des composants tels que les cartes de circuits imprimés (PCB) et les circuits intégrés. Cette approche est particulièrement utile pour tester les circuits imprimés complexes et densément emballés, car les testeurs en circuit traditionnels peuvent ne pas être aussi efficaces dans ces cas.
Qu'est-ce que le contrôleur JTAG Tap ?
Le contrôleur JTAG TAP, conformément à la norme IEEE-1149.1, est une machine à états finis à 16 états qui est contrôlée par les signaux de l'horloge de test (TCK) et de la sélection du mode de test (TMS). Les transitions du contrôleur TAP sont déterminées par l'état de TMS sur le front montant de TCK.
Quel est le protocole utilisé par le JTAG ?
Le protocole JTAG, également connu sous le nom d'IEEE 1149.1, a été initialement développé pour rationaliser le test de l'interconnectivité des circuits imprimés au cours du processus de fabrication.
Le JTAG est-il un matériel ou un logiciel ?
Le JTAG est une interface matérielle qui a été créée par le Joint Test Access Group dans les années 1980 pour surmonter les difficultés techniques et les restrictions liées au test des interconnexions sur les cartes de circuits imprimés (PCB) plus complexes et plus compactes.
French 
English 
German 
Spanish