Qué es la exploración de límites
El escaneado de límites, también conocido como JTAG (Joint Test Action Group), es una técnica de prueba que consiste en integrar celdas de registro de desplazamiento (shift register latch cells), conocidas como celdas de escaneado de límites, en cada conexión externa de dispositivos compatibles con el escaneado de límites. Estas células permiten probar y depurar circuitos integrados (CI) e interconexiones en una placa de circuito impreso.
Las celdas de escaneo de límites se colocan estratégicamente junto a cada pin de E/S (Entrada/Salida) de un CI, formando una cadena de registro de desplazamiento que permite la transferencia de datos entre dispositivos. Durante el funcionamiento normal, las celdas de escaneo de límites permanecen invisibles y no tienen ningún efecto sobre el circuito. Sin embargo, cuando el dispositivo se configura en modo de prueba, se puede pasar un flujo de datos en serie, denominado vector de prueba, a través de la cadena de registros de desplazamiento. Esto permite capturar datos de las líneas del circuito integrado o forzar la introducción de datos en ellas, lo que facilita la realización de pruebas y análisis exhaustivos.
Para controlar el dispositivo de exploración de límites, se utilizan un puerto de acceso de prueba (TAP) y un controlador TAP. El controlador TAP, una máquina de 16 estados, gestiona el registro de límites, que consta de las celdas de escaneo de límites. Las señales TAP, que incluyen la entrada de datos de prueba (TDI), la salida de datos de prueba (TDO), el reloj de prueba (TCK), la selección del modo de prueba (TMS) y el reinicio de prueba opcional (TRST), se utilizan para controlar el dispositivo de exploración de límites y realizar diversas funciones de prueba.
La norma IEEE 1149.1 define la arquitectura y los procedimientos para las pruebas de exploración de límites. Especifica tres funciones de prueba obligatorias: EXTEST, SAMPLE/PRELOAD y BYPASS. Además, la norma describe funciones de prueba opcionales como INTEST, RUNBIST, IDCODE, CLAMP, HIGHZ y USERCODE. Los fabricantes también tienen flexibilidad para añadir sus propias funciones de prueba dentro de las directrices de la norma IEEE.
La exploración de límites, que permite probar y depurar circuitos integrados e interconexiones complejas sin necesidad de sondas de prueba físicas, es una técnica muy valiosa en el sector de las placas de circuito impreso. Proporciona una solución de pruebas completa, especialmente en casos en los que el acceso físico a las patillas es complicado debido a factores como la alta densidad de componentes, las huellas más pequeñas y tecnologías avanzadas como BGA y SMT.
Preguntas frecuentes
¿Cuál es la diferencia entre JTAG y Boundary Scan?
El escaneado de límites es una tecnología de pruebas que consiste en añadir celdas adicionales en los cables que van del silicio a las patillas externas. Esto permite verificar tanto la funcionalidad del chip como la de la placa. Por otro lado, JTAG es un acrónimo de Joint Test Action Group, que hace referencia a la interfaz o puerto de acceso de pruebas utilizado con fines de comunicación.
¿Para qué sirve el registro de exploración de límites?
El registro de escaneo de límites sirve para capturar datos en las celdas de escaneo de límites, lo que implica monitorizar los pines de entrada. Estos datos pueden ser escaneados fuera del dispositivo a través del pin TDO para su verificación, y también pueden ser escaneados dentro del dispositivo a través del pin TDI. De este modo, el comprobador puede verificar los datos de los pines de salida del dispositivo.
Qué es JTAG en PCB
JTAG, siglas de Joint Test Action Group, es un estándar industrial utilizado para verificar diseños y probar placas de circuitos impresos una vez fabricadas. Es una herramienta que complementa la simulación digital e implementa estándares para la instrumentación en chip en la automatización del diseño electrónico (EDA).
¿Qué son los datos de contorno?
Los datos límite se refieren a un conjunto de valores de datos de prueba situados en los extremos de un rango determinado. Estos valores representan los límites superior e inferior de lo esperado y deben aceptarse. Por el contrario, cualquier valor que quede fuera de estos límites, ya sea antes o después de ellos, debe rechazarse.
Cómo funciona JTAG
La arquitectura de prueba JTAG/exploración de límites se diseñó inicialmente para probar las conexiones entre circuitos integrados (CI) en una placa de circuito impreso (PCB) sin necesidad de sondas de prueba físicas. Para ello, se conectan a cada patilla del dispositivo celdas de escaneo de límites creadas mediante circuitos multiplexores y de enganche.
Ventajas de JTAG
El uso de JTAG para la extracción de firmware ofrece numerosas ventajas. En primer lugar, JTAG es un protocolo universalmente reconocido y ampliamente utilizado, lo que significa que existe una amplia gama de herramientas y recursos accesibles para su utilización. En segundo lugar, JTAG permite el acceso directo a la memoria del dispositivo, evitando la necesidad de cualquier funcionalidad de software o firmware.
¿Cuál es la diferencia entre JTAG e ISO?
Las versiones ISO son esencialmente las mismas que las versiones RGH/JTAG, pero tienen un formato diferente. Los archivos ISO contienen los archivos del juego, mientras que las versiones RGH/JTAG tienen un formato diferente. Ayer, Noobert estuvo experimentando con la compresión de los archivos en un formato más pequeño.
Qué es la arquitectura de exploración de límites
Una arquitectura de exploración de límites es un método de ensayo normalizado que define las técnicas y la estructura para abordar problemas de hardware en componentes como placas de circuitos impresos (PCB) y circuitos integrados. Este método es especialmente útil para comprobar placas de circuito impreso complejas y densamente empaquetadas, ya que los comprobadores tradicionales en circuito pueden no ser tan eficaces en estos casos.
Qué es el controlador de tomas JTAG
El controlador JTAG TAP, de acuerdo con el estándar IEEE-1149.1, es una máquina de estado finito de 16 estados que está controlada por las señales de reloj de prueba (TCK) y selección de modo de prueba (TMS). Las transiciones del controlador TAP están determinadas por el estado de TMS en el flanco ascendente de TCK.
¿Qué protocolo utiliza JTAG?
El protocolo JTAG, también conocido como IEEE 1149.1, se desarrolló inicialmente para agilizar la comprobación de la interconectividad de las placas de circuito impreso durante el proceso de fabricación.
¿Es JTAG un hardware o un software?
JTAG es una interfaz de hardware creada por el Joint Test Access Group en los años 80 para superar las dificultades técnicas y las restricciones de las pruebas de interconexiones en las placas de circuito impreso (PCB) más intrincadas y compactas.
Spanish 
English 
German 
French