Was ist ein integrierter Selbsttest (BIST)?

Was ist ein integrierter Selbsttest (BIST)?

Built-In Self-Test (BIST) ist ein Mechanismus oder System, das es elektronischen Geräten und Systemen ermöglicht, Selbsttests durchzuführen und ihre interne Funktionalität zu überprüfen. Es wurde speziell entwickelt, um die effiziente und kostengünstige Prüfung von ICs während der Herstellung zu erleichtern.

BIST verringert die Abhängigkeit von externen automatisierten Testgeräten (ATE), indem zusätzliche Hardware- und Softwarefunktionen direkt in die ICs integriert werden. Dadurch können die ICs ihren eigenen Betrieb sowohl funktional als auch parametrisch unter Verwendung ihrer internen Schaltungen testen. Durch die Durchführung von Selbsttests können die ICs ihre Funktionalität überprüfen, potenzielle Fehler oder Defekte erkennen und eine zuverlässige Leistung gewährleisten.

BIST wird als Design-for-Testability (DFT)-Technik betrachtet, da sie die Einfachheit, Geschwindigkeit, Effizienz und Kosteneffizienz der elektrischen Prüfung von Chips verbessert. Sie kann auf verschiedene Weise implementiert werden, je nach den spezifischen Schaltkreis- und Produktanforderungen. Bei DRAMs beispielsweise beinhaltet ein gängiger BIST-Ansatz die Integration zusätzlicher Schaltungen auf dem Chip für die Mustergenerierung, das Timing, die Modusauswahl und die Diagnosetests.

Die Entwicklung von BIST-Techniken wurde durch die steigenden Kosten für ATE-Tests und die zunehmende Komplexität integrierter Schaltungen vorangetrieben. Da die Geräte immer komplizierter werden und verschiedene Funktionsblöcke auf unterschiedlichen Technologien aufbauen, bietet BIST eine Lösung für die Prüfung kritischer Schaltungen, die keine direkten Verbindungen zu externen Pins haben, wie z. B. eingebettete Speicher, die intern in den Geräten verwendet werden.

Die Implementierung von BIST bietet mehrere Vorteile, darunter niedrigere Testkosten durch die Reduzierung oder den Wegfall externer elektrischer Tests mit ATE, eine verbesserte Fehlerabdeckung durch die Integration spezieller Teststrukturen auf den Chips, kürzere Testzeiten, wenn BIST mehr Strukturen parallel testen kann, einfachere Kundenunterstützung und die Möglichkeit, Tests außerhalb der elektrischen Testumgebung der Produktion durchzuführen.

Zu den potenziellen Nachteilen gehören zusätzliche Siliziumfläche und Fertigungsanforderungen für die BIST-Schaltungen, potenzielle Auswirkungen auf die Zugriffszeiten, zusätzliche Anforderungen an die Pin- und Gehäusegröße für die Schnittstellen zur Außenwelt und die Möglichkeit falscher BIST-Ergebnisse, wenn die On-Chip-Testhardware selbst ausfällt.